Модульно-модифицированные взвешенные коды с суммированием

В.В. Сапожников, д-р техн. наук, Вл.В. Сапожников, д-р техн. наук,
Д.В. Ефанов, д-р техн. наук
Петербургский государственный университет
путей сообщения Императора Александра I
(Российская Федерация, 190031, Санкт-Петербург, Московский пр., 9,
тел. (+7) 9117092164, (+7) (812) 4578579,
e-mail: Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.)

Èlektron. model. 2018, 40(3):41-62
https://doi.org/10.15407/emodel.40.03.041

АННОТАЦИЯ

Рассмотрена задача построения класса кодов с суммированием с наименьшим общим числом необнаруживаемых ошибок в информационных векторах при фиксированных числах информационных и контрольных разрядов. Предложен алгоритм построения модифицированных модульных кодов с суммированием взвешенных информационных разрядов с последовательностью весовых коэффициентов, образующей натуральный ряд чисел. Проанализированы свойства нового класса кодов в сравнении с известными модульными кодами с суммированием единичных информационных разрядов. Приведена классификация и дан детальный сравнительный анализ модульных кодов с суммированием, обладающих свойством идентификации любых ошибок с нечетными кратностями. Показаны преимущества и недостатки новых модифицированных модульных взвешенных кодов с суммированием.

КЛЮЧЕВЫЕ СЛОВА:

техническая диагностика дискретных систем, код с суммированием, код Бергера, модульный код с суммированием, необнаруживаемая ошибка, взвешенные коды с суммированием, модифицированный модульный взвешенный код с суммированием.

СПИСОК ЛИТЕРАТУРЫ

1. Аксенова Г.П. О функциональном диагностировании дискретных устройств в условиях работы с неточными данными // Проблемы управления. 2008, №5, с. 62—66.
2. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source). Information Science Reference. Hershey — New York: IGI Global, 2011, 578 p.
3. Mosin S. Methodology to Design-for-Testability Automation for Mixed-Signal Integrated Circuits Organization // Proc. of 10th IEEE East-West Design & Test Symposium (EWDTS`2012). Kharkov, Ukraine, September 14-17, 2012, p. 178—183.
4. Drozd A., Drozd J., Antoshchuk S. et al. Objects and Methods of On-Line Testing: Main Requirements and Perspectives of Development // Proc. of 14th IEEE East-West Design & Test Symposium (EWDTS`2016). Yerevan, Armenia, October 14-17, 2016, p. 72—76.
5. Hahanov V., Litvinova E., Gharibi W. et al. Quantum Memory-Driven Computing for Test Synthesis // Proc. of 15th IEEE East-West Design&Test Symposium (EWDTS`2017). Novi Sad, Serbia, September 29-October 2, 2017, p. 63—68. DOI: 10.1109/EWDTS.2017.8110147.
6. Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Experimental Study on Hamming and Hsiao Codes in the Context of Embedded Applications // Ibid. Novi Sad, Serbia, September 29-October 2, 2017, p. 25—28. DOI: 10.1109/EWDTS.2017.8110065.
7. Borecky J., Kohlik M., Kubatova H. Parity Driven Reconfigurable Duplex System // Microprocessors and Microsystems. 2017, Vol. 52, p. 251—260, DOI: 10.1016/j.micro.2017.06.015.
8. Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes. Wroclaw: Oficyna Wydawnicza Politechniki Wroclavskiej, 1995, 111 p.
9. Zeng C., McCluskey E.J. Finite State Machine Synthesis with Concurrent Error Detection // International Test Conference, Atlantic City, NJ, 1999, p. 672—679, DOI: 10.1109/TEST.1999.805795.
10. Jha N.K., Gupta S. Testing of Digital Systems. Cambridge University Press, 2003, 1000 p. 
11. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006, 720 p.
12. Goessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.
13. Dinesh Babu N., Ramani G. Checkbit Prediction for Logic Functions By Using Dong’s Code Method // Intern. Journal of Science and Research (IJSR). 2014, Vol. 3, Issue 11, p. 946—949.
14. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Классификация ошибок в информационных векторах систематических кодов // Изв. вузов. Приборостроение. 2015, 58, №5, c. 333—343, DOI: 10.17586/0021-3454-2015-58-5-333-343.
15. Berger J.M. A Note on Error Detection Codes for Asymmetric Channels // Information and Control. 1961, Vol. 4, Issue 1, p. 68—73, DOI: 10.1016/S0019-9958(61)80037-5.
16. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989, 208 с.
17. Touba N.A., McCluskey E.J. Logic Synthesis of Multilevel Circuits with Concurrent Error Detection // IEEE Transaction on Computer-Aided Design of Integrated Circuits and System. 1997, Vol. 16, July, p. 783—789.
18. Nicolaidis M., Zorian Y. On-Line Testing for VLSI — À Compendium of Approaches // Journal of Electronic Testing: Theory and Applications. 1998, ¹ 12, p. 7—20. — DOI: 10.1023/A:1008244815697.
19. Mitra S., McCluskey E.J. Which Concurrent Error Detection Scheme to Ñhoose? // Proc. of International Test Conference. USA, Atlantic City, NJ, 03-05 October 2000, p. 985—994, DOI: 10.1109/TEST.2000.894311.
20. Ostanin S. Self-Checking Synchronous FSM Network Design for Path Delay Faults // Proc. of 15th IEEE East-West Design&Test Symposium (EWDTS`2017). Novi Sad, Serbia, September 29-October 2, 2017, p. 696—699. DOI: 10.1109/EWDTS.2017.8110129.
21. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. О свойствах кода с суммированием в схемах функционального контроля //Автоматика и телемеханика. 2010,№6, c. 155—162.
22. Das D., Touba N.A. Synthesis of Circuits with Low-Cost Concurrent Error Detection Based on Bose-Lin Codes // Journal of Electronic Testing: Theory and Applications. 1999, Vol. 15, Issue 1-2, p. 145—155. DOI: 10.1023/A:1008344603814.
23. Das D., Touba N.A. Weight-Based Codes and Their Application to Concurrent Error Detection of Multilevel Circuits // Proc. of the 17th IEEE VLSI Test Symposium. USA, CA, Dana Point, April 25-29, 1999, p. 370—376.
24. Efanov D., Sapozhnikov V., Sapozhnikov Vl. Generic Two-Modulus Sum Codes for Technical Diagnostics of Discrete Systems Problems // Proc. of 14th IEEE East-West Design & Test Symposium (EWDTS`2016). Yerevan, Armenia, October 14-17, 2016, p. 256—260, DOI: 10.1109/EWDTS.2016.7807713.
25. Bose B., Lin D.J. Systematic Unidirectional Error-Detection Codes // IEEE Transaction on Computers. 1985, Vol. C-34, Nov., p. 1026—1032.
26. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // Автоматика и телемеханика. 2015, № 10, c. 152—169.
27. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Черепанова М.Р. Модульные коды с суммированием в системах функционального контроля. I. Свойства обнаружения ошибок кодами в информационных векторах // Электрон. моделирование. 2016, 38, № 2, c. 27—48.
28. Блюдов А.А., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Построение модифицированного кода Бергера с минимальным числом необнаруживаемых ошибок информационных разрядов // Там же. 2012, 34, № 6, с. 17—29.
29. Блюдов А.А., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. О кодах с суммированием единичных разрядов в системах функционального контроля // Автоматика и телемеханика. 2014, № 8, с. 131—145.
30. Efanov D., Sapozhnikov V., Sapozhnikov Vl., Nikitin D. Sum Code Formation with Minimum Total Number of Undetectable Errors in Data Vectors // Proc. of 13th IEEE East-West Design&Test Symposium (EWDTS`2015). Batumi, Georgia, September 26-29, 2015, p. 141—148, DOI: 10.1109/EWDTS.2015.7493112.
31. Efanov D., Sapozhnikov V., Sapozhnikov Vl. On One Method of Formation of Optimum Sum Code for Technical Diagnostics Systems // Proc. of 14th IEEE East-West Design & Test Symposium (EWDTS`2016). Yerevan, Armenia, October 14-17, 2016, p. 158-163, DOI: 10.1109/EWDTS.2016.7807633.
32. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды с суммированием с последовательностью весовых коэффициентов, образующей натуральный ряд чисел, в системах функционального контроля // Электрон. моделирование. 2017, 39, № 5, с. 37—58.
33. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Котенко А.Г. Модульные коды с суммированием взвешенных переходов с последовательностью весовых коэффициентов, образующей натуральный ряд чисел // Труды СПИИРАН. 2017,№1, с. 137—164, DOI: 10.15622/SP.50.6.

САПОЖНИКОВ Валерий Владимирович, д-р техн. наук, профессор, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.

САПОЖНИКОВ Владимир Владимирович, д-р техн. наук, профессор, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.

ЕФАНОВ Дмитрий Викторович, д-р техн. наук, доцент, доцент кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 2007 г. окончил Петербургский государственный университет путей сообщения. Область научных исследований — дискретная математика, надежность и техническая диагностика дискретных систем.

Полный текст: PDF