Ограничения на структуры компонентов полностью самопроверяемых схем встроенного контроля, синтезированных методом логического дополнения до равновесного кода «1 из 3»

Д.В. Ефанов, д-р техн. наук
Российский университет транспорта (МИИТ)
(Российская Федерация, 127994, Москва, ул. Образцова, д. 9,
тел. (+7) (911) 7092164, (+7)(915) 4809191, e-mail: Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.),
В.В. Сапожников, д-р техн. наук, Вл.В. Сапожников, д-р техн. наук,
Д.В. Пивоваров, аспирант
Петербургский государственный университет путей сообщения
Императора Александра I
(Российская Федерация, 190031, Санкт-Петербург, Московский пр. 9,
тел. (+7)(812) 4578579, e-mail: Этот адрес электронной почты защищён от спам-ботов. У вас должен быть включен JavaScript для просмотра.)

Èlektron. model. 2018, 41(1):27-41
https://doi.org/10.15407/emodel.41.01.027

АННОТАЦИЯ

Исследована проблема синтеза самопроверяемых схем встроенного контроля (систем функционального контроля (ФК)) методом логического дополнения по равновесным кодам. Рассмотрены ограничения на структуры компонентов систем ФК на примере использования кода «1 из 3» (1/3-кода). Показано, что кроме обеспечения тестируемости блока логического дополнения и тестера в схеме контроля требуется контролепригодная реализация объекта диагностирования и блока контрольной логики. Сформулированы условия обеспечения полной самопроверяемости структуры системы ФК на основе метода логического дополнения до 1/3-кода. Приведены примеры, позволяющие наглядно представить проблему тестируемости компонентов, а также судить о возможности применения метода логического дополнения при построении самопроверяемых дискретных систем.

КЛЮЧЕВЫЕ СЛОВА:

самопроверяемая схема встроенного контроля, система функционального контроля, метод логического дополнения, равновесный код, код «1 из 3», самопроверяемость структуры.

СПИСОК ЛИТЕРАТУРЫ

1. Göessel M., Graf S. Error Detection Circuits. London: McGraw-Hill, 1994, 261 p.
2. Pradhan D.K. Fault-Tolerant Computer System Design. NewYork: PrenticeHall, 1996, 560 p.
3. Bushnell M.L., Agrawal V.D. Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VlSI Circuits. USA: Kluwer academic publishers, 2000, 690 p.
4. Lala P.K. Principles ofModern DigitalDesign. New-Jersey: JohnWiley&Sons, 2007, 436 p.
5. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systemson-Chip (Premier Reference Source). Information Science Reference. Hershey — New York, IGI Global, 2011, 578 p.
6. Göessel M., Saposhnikov Vl., Saposhnikov V., Dmitriev A. A New Method for Concurrent Checking by Use of a 1-out-of-4 Code // Proc. of the 6th IEEE International On-line Testing Workshop. 3—5 July 2000. Palma de Mallorca, Spain, p. 147—152.
7. Mitra S., McCluskey E.J. Which Concurrent Error Detection Scheme to Сhoose? // Proc. of International Test Conference, 2000. USA, Atlantic City, NJ, 03—05 October 2000, p. 985—994.
8. Saposhnikov V.V., Saposhnikov Vl.V., Morozov A. et al. Design of Totally Self-Checking Combinational Circuits by Use of Complementary Circuits // Proc. of East-West Design & Test Workshop. Yalta, Ukraine, 2004, p. 83—87.
9. Wang L.-T., Wu C.-W., Wen X. VLSI Test Principles and Architectures: Design for Testability. USA, San Francisco, Morgan Kaufmann Publishers, 2006, 777 p.
10. Boreckó J., Kohl³kM., Kubàtovà H. Parity Driven Reconfigurable Duplex System // Microprocessors and Microsystems. 2017, Vol. 52, p. 251—260, DOI: 10.1016/j.micpro.2017.06.015.
11. Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика. 2005, №8, c. 161—172.
12. Nicolaidis M., Zorian Y. On-Line Testing for VLSI — А Compendium of Approaches // Journal of Electronic Testing: Theory and Applications. 1998, №12, p. 7—20.
13. Пархоменко П.П., Согомонян Е.С. Основы технической диагностики (оптимизация алгоритмов диагностирования, аппаратурные средства). М.: Энергоатомиздат, 1981, 320 с.
14. Saposhnikov V.V., Morozov A., Saposhnikov Vl.V., Göessel M. Concurrent Checking by Useof Complementary Circuits for «1-out-of-3» Codes // 5th International Workshop IEEEDDECS 2002. Brno, Czech Republic, April 17 19, 2002.
15. Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Логическое дополнение — новый метод контроля комбинационных схем // Автоматика и телемеханика. 2003, №1, c. 167—176.
16. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent16. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of ConcurrentChecking: Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.
17. Sen S.K. A Self-Checking Circuit for Concurrent Checking by 1-out-of-4 code with DesignOptimization using Constraint Don’t Cares // National Conference on Emerging trends andadvances in Electrical Engineering and Renewable Energy (NCEEERE 2010). SikkimManipal Institute of Technology, Sikkim, held during 22—24 December, 2010.
18. Efanov D., Sapozhnikov V., Sapozhnikov Vl. Method of Self-Checking Concurrent Error DetectionSystem Development Based on Constant-Weight Code «2-out-of-4» // Proc. of 3edInternational Conference on Industrial Engineering, Applications and Manufacturing(ICIEAM). St. Petersburg, Russia, May 16—19, 2017, p. 1—6. DOI: 10.1109/ICIEAM.2017. 8076374.
19. Sapozhnikov V., Sapozhnikov Vl., Efanov D. et al. Combinational Circuit Check by BooleanComplement Method Based on «1-out-of-5» Code // Proc. of 15th IEEE East-West Design&Test Symposium (EWDTS`2017). Novi Sad, Serbia, September 29—October 2, 2017,p. 89—94. DOI: 10.1109/EWDTS.2017.8110076.
20. Huches J.L.A., McCluskey E.J., Lu D.J. Design of Totally Self-Checking Comparators withan Arbitrary Number of Inputs // IEEE Transactions on Computers. 1984, Vol. C-33, No. 6,p. 546—550.
21. Аксёнова Г.П. Необходимые и достаточные условия построения полностью проверяемых схем свертки по модулю2 // Автоматика и телемеханика. 1979,№9, c. 126—135.
22. Das D.K., Roy S.S., Dmitiriev A. et al. Constraint Don’t Cares for Optimizing Designs forConcurrent Checking by 1-out-of-3 Codes // Proc. of the 10th International Workshops onBoolean Problems. Freiberg, Germany, September, 2012, p. 33—40.
23. Efanov D., Sapozhnikov V., Sapozhnikov Vl. Methods of Organization of Totally Self-Checking Concurrent Error Detection System on the Basis of Constant-Weight «1-outof-3»-Code // Proc. of 14th IEEE East-West Design & Test Symposium (EWDTS`2016).Yerevan, Armenia, October 14—17, 2016, p. 117—125. DOI: 10.1109/EWDTS.2016.7807622.
24. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Построение полностью самопроверяемых структур систем функционального контроля с использованием равновесного кода «1 из 3» // Электрон. моделирование. 2016, 38, №6, c. 25—43.
25. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Классификация ошибок в информационных векторах систематических кодов // Изв. вузов. Приборостроение. 2015, 58, №5, c. 333—343. DOI: 10.17586/0021-3454-2015-58-5-333-343.
26. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Пивоваров Д.В. Синтез систем функционального контроля многовыходных комбинационных схем на основе метода логического дополнения // Вестник Томского государственного университета. Управление, вычислительная техника и информатика. 2017, №4, c. 69—80. DOI: 10.17223/19988605/41/9.
27. Sogomonyan E.S., Göessel M. Design of Self-Testing and On-Line Fault Detection CombinationalCircuits with Weakly Independent Outputs // Journal of Electronic Testing: Theoryand Applications. 1993, Vol. 4, Issue 4, p. 267—281. DOI:10.1007/BF00971975.
28. Morosow A., Sapozhnikov V.V., Sapozhnikov Vl.V., Göessel M. Self-Checking CombinationalCircuits with Unidirectionally Independent Outputs // VLSI Design. 1998, Vol. 5, Issue4, p. 333—345. DOI: 10.1155/1998/20389.
29. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Синтез самопроверяемых комбинационных устройств на основе выделения специальных групп выходов // Автоматика и телемеханика. 2018, №9, с. 79—94.

ЕФАНОВ Дмитрий Викторович, д-р техн. наук, доцент, профессор кафедры «Автоматика, телемеханика и связь на железных дорогах» Российского университета транспорта (МИИТ), руководитель направления систем мониторинга и диагностики ООО «ЛокоТех-Сигнал». В 2007 г. окончил Петербургский государственный университет путей сообщения. Область научных исследований — дискретная математика, надежность и техническая диагностика дискретных систем.

САПОЖНИКОВ Валерий Владимирович, д-р техн. наук, профессор, профессор кафедры «Автоматика
и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.

САПОЖНИКОВ Владимир Владимирович, д-р техн. наук, профессор, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.

ПИВОВАРОВ Дмитрий Вячеславович, аспирант кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I, который окончил в 2016 г. Область научных исследований — техническая диагностика дискретных систем, математическое моделирование.

Полный текст: PDF