ПОСТРОЕНИЕ АССОЦИАТИВНОЙ ПАМЯТИ НА ЦИФРОВЫХ КОМПАРАТОРАХ РЕКОНФИГУРИРУЕМЫМИ СРЕДСТВАМИ ДЛЯ РЕШЕНИЯ ЗАДАЧ ИНФОРМАЦИОННОЙ БЕЗОПАСНОСТИ

С.Я. Гильгурт

Èlektron. model. 2019, 41(3):59-79
https://doi.org/10.15407/emodel.41.03.059

АННОТАЦИЯ

Сетевые системы обнаружения вторжений, работа которых основана на сигнатурном анализе, выполняют в реальном времени ресурсоемкую задачу одновременного поиска множества заданных строк символов в интенсивном потоке данных. Традиционные программные решения уже не удовлетворяют современным требованиям к их быстродействию. Поэтому все более популярными становятся аппаратные ускорители на основе ПЛИС. Один из наиболее распространенных подходов построения быстродействующих распознающих схем на программируемой логике основан на применении ассоциативной памяти и цифровых компараторов, из которых она состоит. Для повышения эффективности создаваемых реконфигурируемых средств информационной безопасности проанализированы преимущества и недостатки такого подхода, особенности его реализации на
ПЛИС, возникающие проблемы и пути их решения.

КЛЮЧЕВЫЕ СЛОВА:

защита информации, сигнатурный анализ, ПЛИС, ассоциативная память, цифровой компаратор, эффективность.

СПИСОК ЛИТЕРАТУРЫ

1. Смит Б. Методы и алгоритмы вычислений на строках. Теоретические основы регулярных вычислений / Пер. с англ. М.: Вильямс, 2006. — 496 с.
2. Hilhurt S.Ya. Application of FPGA-based Reconfigurable Accelerators for Network Security Tasks // Collection of scientific works. Simulation and informational technologies. PIMEE NAS of Ukraine. 2014, Vol. 73, p. 17—26.
3. Евдокимов В.Ф., Давиденко А.Н., Гильгурт С.Я. Централизованный синтез реконфигурируемых аппаратных средств информационной безопасности на высокопроизводительных платформах // Захист інформації, 2018, 20, № 4, с. 247—258.
4. Гильгурт С.Я. Применение реконфигурируемых вычислителей для аппаратного ускорения сигнатурных систем защиты информации // Тез. доп. Мiжнар. наук.-техн. конф. «Моделювання-2018». Київ: Ін-т проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України, 2018, с. 107—110.
5. Content-Addressable Memories. 2-nd ed. / T. Kohonen. Berlin, Germany: Springer-Verlag, 1987.
6. Robinson I.N. Pattern-addressable memory // IEEE Micro, 1992, Vol. 12, No. 3, p. 20—30.
7. Pagiamtzis K., Sheikholeslami A. Content-addressable memory (CAM) circuits and architectures: A tutorial and survey // IEEE Journal of Solid-State Circuits, 2006, Vol. 41, No. 3, p. 712—727.
8. Neale R. Is content addressable memory (CAM) the key to network success? // Electronic Engineering, 1999, Vol. 71, No. 865, p. 9—12.
9. NetLogic Microsystems [Електронний ресурс]. — Режим доступу: https://web.archive.org/web/20120207195938/ http://www.netlogicmicro.com. Загл. з екрану. (Дата звернення:
09.04.2019).
10. MUSIC-IC [Електронний ресурс]. Режим доступу: https://www.music-ic.com. Загл. з екрану. (Дата звернення: 09.04.2019).
11. Guccione S.A., Levi D., Downs D. A reconfigurable content addressable memory // Parallel and Distributed Processing. Proceedings, 2000, Vol. 1800 LNCS, p. 882—889.
12. Yu F., Katz R.H., Lakshman T.V. Gigabit rate packet pattern-matching using TCAM // 12th IEEE International Conference on Network Protocols, Proceedings. 2004, p. 174—183.
13. Sung J.S., Kang S.M., Lee Y. et al. A multi-gigabit rate deep packet inspection algorithm using TCAM // IEEE Global Telecommunications Conference (GLOBECOM 05). St Louis, MO: IEEE, 2005, Vol. 1, p. 453—457.
14. Bispo J., Sourdis L., Cardoso J.M.P., Vassiliadis S. Regular expression matching for reconfigurable packet inspection // IEEE International Conf. on Field Programmable Technology. Proceedings, (FРT- 2006), Bangkok, Thailand, 2006, p. 119—126.
15. SNORT [Електронний ресурс]. Version 2.9.12. Режим доступу: http://www.snort.org. Загл. з екрану. (Дата звернення: 09.04.2019).
16. ClamAV. ClamAV® is an open source antivirus engine for detecting trojans, viruses, malware&other malicious threats. [Електронний ресурс]. Version 0.101.2. Режим доступу: http://www.clamav.net. Загл. з екрану. (Дата звернення: 09.04.2019).
17. Гильгурт С.Я. Реконфигурируемые вычислители. Аналитический обзор // Электронное моделирование, 2013, 35, № 4, c. 49—72.
18. Iliopoulos M., Antonakopoulos T. Reconfigurable network processors based on field programmable system level integrated circuits // 10th International Conf. on Field-Programmable Logic and Applications (FPL-2000). Springer-Verlag, 2000, Vol. 1896, p. 39—47.
19. A network instruction detection system on IXP1200 network processors with support for large rule sets / Tech. rep. 2004-02. University Leiden, 2004.
20. Xinidis K., Anagnostakis K.G., Markatos E.P. Design and implementation of a high-performance network intrusion prevention system // 20th International Information Security Conference, IFIP/SEC2005. Chiba, 2005, p. 359—374.
21. Sourdis I., Pnevmatikatos D.N. Fast, large-scale string match for a 10Gbps FPGA-based network Intrusion Detection System // Field-Programmable Logic and Applications. Proceedings, 2003, Vol. 2778, p. 880—889.
22. Cho Y.H., Mangione-Smith W.H. Deep packet filter with dedicated logic and read only memories // 12th Annual IEEE Symposium on Field-Programmable Custom Computing Machines, Proceedings, (FCCM- 2004), Napa, USA, 2004, p. 125—134.
23. Huang J., Yang Z.K., Du X., Liu W. FPGA based high speed and low area cost pattern matching // IEEE Region 10 Conference (TENCON 2005). Proceedings. Melbourne, Australia: IEEE, 2005, p. 2693—2697.
24. Sourdis I., Pnevmatikatos D.N. Pre-decoded CAMs for efficient and high-speed NIDS pattern matching // 12th Annual IEEE Symposium on Field-Programmable Custom Computing Machines. Proceedings, 2004, p. 258—267.
25. Xilinx. Virtex-II Platform FPGAs: Complete Data Sheet. Product Specification [Електронний ресурс]. Version DS031 (v4.0) April 7, 2014. Режим доступу: https://www.xilinx.com/
support/documentation/data_sheets/ds031.pdf. Загл. з екрану. (Дата звернення: 09.04.2019).
26. Clark C.R., Schimmel D.E. Efficient reconfigurable logic circuits for matching complex network intrusion detection patterns // Field-Programmable Logic and Applications. Proceedings, 2003, Vol. 2778, p. 956—959.
27. Clark C.R., Schimmel D.E. Scalable pattern matching for high speed networks // 12th Annual IEEE Symposium on Field-Programmable Custom Computing Machines. Proceedings, 2004, p. 249—257.
28. Sourdis I., Pnevmatikatos D.N., Vassiliadis S. Scalable multigigabit pattern matching for packet inspection // IEEE Transactions on Very Large Scale Integration Systems (VLSI, 2008), Vol. 16, No. 2, p. 156—166.
29. Yusuf S., Luk W. Bitwise optimised CAM for network intrusion detection systems // International Conference on Field Programmable Logic and Applications (FPL-2005), Tampere, 2005, p. 444—449.
30. Кнут Д.Э. Искусство программирования. Tом 4А. Комбинаторные алгоритмы, часть 1/ Пер. с англ. М.: ООО «И.Д. Вильямc», 2013, 960 с.
31. Hazelhurst S., Fatti A., Henwood A. Binary decision diagram representations of firewall and router access lists / Tech. rep. Johannesburg, South Africa: Witwatersrand University, 1998.
32. Guccione S.A., Levi D. XBI: A Java-based interface to FPGA hardware // Conference on Configurable Computing — Technology and Applications. Vol. 3526: Proceedings of the Society of Photo-Optical Instrumentation Engineers (SPIE). Boston, Ma: SPIE-Int Soc Optical Engineering, 1998, p. 97—102.
33. Гильгурт С.Я., Дурняк Б.В., Коростиль Ю.М. Противодействие атакам алгоритмической сложности на системы обнаружения вторжений // Моделювання та інформаційні технології// Зб. наук. праць ІПМЕ ім. Г.Є. Пухова НАН України. Київ, 2014, Вип. 71, с. 3—12.

ГІЛЬГУРТ Сергій Якович, канд. техн. наук, ст. наук. співр. Ін-ту проблем моделювання в енергетиці ім. Г.Є. Пухова НАН України. В 1986 р. закінчив Київський інститут інженерів цивільної авіації (м. Київ). Область наукових досліджень — розпізнавальні системи, реконфігуровні обчислення на основі програмованої логіки, технічні засоби інформаційної безпеки локальних обчислювальних мереж.

Полный текст: PDF