МИКРОПРОЦЕССОР ОСНОВАННЫЙ НА ПРИНЦИПЕ МИНИМИЗАЦИИ АППАРАТУРЫ

В.К. Добровольский

Èlektron. model. 2019, 41(6):77-89
https://doi.org/10.15407/emodel.41.06.077

АННОТАЦИЯ

Предложен проект микропроцессорной архитектуры, основанной на принципе минимизации аппаратуры и ориентированной на эффективную параллелизацию. Постулируется понятие группы машинных инструкций, формируемой интеллектуальным компилятором. Головная инструкция группы указывает, сколько инструкций группа содержит для параллельного исполнения. Разработана концепция флакса как агрегата, состоящего из потоков инструкций и данных, поддерживаемых аппаратно. Флакс предназначен для параллели-зации на более высоких уровнях. Форматы характерных инструкций рассмотрены на примерах. Разработан новый метод управления циклами, имеющими числовой параметр, и новый метод параллелизации ветвлений. Предлагаемая архитектура не содержит одновременной многопоточности, переименования регистров, переупорядочивания инструкций, внеочередного исполнения, упреждающего исполнения, суперскалярного исполнения, отложенного ветвления, прогнозирования ветвлений, всего того, для чего требуется сложная аппаратура. Все это замещается понятием группы инструкций, концепцией флакса, специальными инструкциями и существенной компилятивной поддержкой.

КЛЮЧЕВЫЕ СЛОВА:

микропроцессор, параллелизм, инструкции сравнения, управление циклами, параллелизация разветвлений.

СПИСОК ЛИТЕРАТУРЫ

1. Dumas II, J.D. (2017), Computer Architecture. Fundamentals and Principles of Computer Design, Taylor & Francis Group.
2. Stallings, W. (2013), Computer Organization and Architecture. Designing for Perfor-mance, Ninth edition, Pearson Education.
3. Patterson, D.A. and Hennessy, J.L. (2009), Computer Organization and Design. The Hardware/ Software Interface. Fourth edition, Morgan Kaufmann Publishers.
4. Melnyk, A.O. (2008), Architecture of Computer. Manual, Lutsk regional printing, Ukraine.
5. Sima, D., Fountain, T.J. and Kacsuk, P. (1997), Advanced Computer Architectures: A De-sign Space Approach, Addison-Wesley.
6. Tremblay, M., Chan, J., Conigliaro, S.W. and Tse, S.S. (2000), “The MAJC Architecture: A Synthesis of Parallelism and Scalability”, IEEE MACRO, November-December, pp. 12-25.
7. Dobrovolskyi, V.K. (2018), “Microprocessor with Explicit Parallelism’’, the Proceedings of SIMULATION-2018, September 12-14, 2018, Kyiv, Ukraine, pp. 135-138. ISBN 978-966-02-8587-3
8. Eggers, S.J., Emer, J.S., Levy, H.M., Lo, J.L., Stamm, R.L. and Tullsen, D.M. (1997), “Simultaneous Multithreading: A Platform for Next-Generation Processors” IEEE Micro, pp. 12-19.
9. Lo, J., Eggers, S., Emer, J., Levy, H., Stamm, R. and Tullsen, D. (1997), “Converting Thread-Level Parallelism Into Instruction-Level Parallelism via Simultaneous Multi-threading”, ACM Transactions on Computer Systems, pp. 322-354.

DOBROVOLSKYI Volodymyr (Dobrovolsky in some publications) Ph.D., graduated in 1961 from Lviv Polytechnic Institute, Ukraine, in technology of machine building, received a Ph.D. in mathematical economics from Institute of Economics of National Academy of Sciences of Ukraine. The research interests are the CPU and microprocessor architecture, the mathemati-cal modeling of economy, and energy economics.

Полный текст: PDF