Д.В. Єфанов, В.В. Сапожников, Вл.В. Сапожников
Èlektron. model. 2019, 41(2):39-61
https://doi.org/10.15407/emodel.41.02.039
АНОТАЦІЯ
Проаналізовано властивості виявлення помилок у інформаційних векторах модифікованими кодами з підсумовуванням зважених розрядів та переходів між розрядами, що займають сусідні позиції у інформаційних векторах, при побудові яких використано послідовність вагових коефіцієнтів, що утворює натуральний ряд чисел. Наведено умови побудови сім’ї зважених кодів з виявленням будь-яких одноразових викривлень у інформаційних векторах заданої довжини m. Встановлено ключові характеристики зважених кодів з підсумовуванням, які визначають умови їх застосування при побудові надійних логічних пристроїв. Розроблено класифікацію кодів з підсумовуванням зважених розрядів
та переходів з ваговими коефіцієнтами з натурального ряду чисел.
КЛЮЧОВІ СЛОВА:
контролепридатні системи, код з підсумовуванням, код Бергера, зважений код з підсумовуванням, властивості коду, інформаційний вектор, помилка, що не виявляється.
СПИСОК ЛІТЕРАТУРИ
1. Сапожников В.В., Сапожников Вл.В., Христов Х.А., Гавзов Д.В. Методы построения безопасных микроэлектронных систем железнодорожной автоматики. Под ред. Вл.В. Сапожникова. М.: Транспорт, 1995, 272 с.
2. Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. John Wiley & Sons, 2006, 720 p.
3. Ubar R., Raik J., Vierhaus H.-T. Design and Test Technology for Dependable Systems-on-Chip (Premier Reference Source). Information Science Reference. Hershey —New York, IGI Global, 2011, 578 p.
4. Дрозд А.В., Харченко В.С., Антощук С.Г. и др. Рабочее диагностирование безопасных информационно-управляющих систем. Под ред. А.В. Дрозда и В.С. Харченко. Харьков: ХАИ, 2012, 614 с.
5. Berger J.M. A Note on Error DetectionCodes for Asymmetric Channels //Information and Control, 1961, Vol. 4, Issue 1, p. 68—73. DOI: 10.1016/S0019-9958(61)80037-5.
6. Busaba F.Y., Lala P.K. Self-Checking Combinational Circuit Design for Single and Unidirectional Multibit Errors // Journal of Electronic Testing: Theory and Applications, 1994, Issue 1, p. 19-28. DOI: 10.1007/BF00971960.
7. Matrosova A.Yu., Levin I., Ostanin S.A. Self-Checking Synchronous FSM Network Designwith Low Overhead // VLSI Design, 2000, Vol. 11, Issue 1, p. 47—58. DOI: 10.1155/2000/46578.
8. Ostanin S. Self-Checking Synchronous FSM Network Design for Path Delay Faults // Proc.of 15th IEEE East-West Design&Test Symposium (EWDTS`2017). Novi Sad, Serbia, September29—October 2, 2017, p. 696—699. DOI: 10.1109/EWDTS.2017. 8110129.
9. Saposhnikov V.V., Morosov A., Saposhnikov Vl.V., Göessel M. A New Design Method forSelf-Checking Unidirectional Combinational Circuits // Journal of Electronic Testing: Theoryand Applications, 1998, Vol. 12, Issue 1-2, p. 41—53. DOI: 10.1023/A: 1008257118423.
10. Göessel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of ConcurrentChecking. Edition 1. Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.11. Nicolaidis M., Zorian Y. On-Line Testing for VLSI — A Compendium of Approaches //Journal of Electronic Testing: Theory and Applications, 1998, ¹12, p. 7—20. DOI:10.1023/A:1008244815697.
12. Mitra S., McCluskey E.J. Which Concurrent Error Detection Scheme to Сhoose? // Proc. ofInternational Test Conf. 2000, USA, Atlantic City, NJ, 03-05 October 2000, p. 985—994.DOI: 10.1109/TEST.2000.894311.
13. Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989, 208 с.
14. Piestrak S.J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes.Wroclaw: Oficyna Wydawnicza Politechniki Wroclavskiej, 1995, 111 p.
15. Ghosh S., Basu S., Touba N.A. Synthesis of Low Power CED Circuits Based on Parity Codes //Proc. of 23rd IEEE VLSI Test Symposium (VTS’05), 2005, p. 315—320.
16. Kubalik P., Kubatova H. Parity Codes Used for On-Line Testing in FPGA // Acta Polytechnika,2005, Vol. 45, No. 6, p. 53—59.
17. Аксенова Г.П. О функциональном диагностировании дискретных устройств в условиях работы с неточными данными // Проблемы управления, 2008, №5, с. 62—66.
18. Sapozhnikov V., Sapozhnikov Vl., Efanov D. Modular Sum Code in Building Testable DiscreteSystems // Proc. of 13th IEEE East-West Design & Test Symposium (EWDTS`2015).Batumi, Georgia, September 26-29, 2015, p. 181—187. DOI: 10.1109/EWDTS.2015.7493133.
19. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Применение модульных кодов с суммированием для построения систем функционального контроля комбинационных логических схем // Автоматика и телемеханика, 2015, №10, с. 152—169.
20. Das D., Touba N.A. Synthesis of Circuits with Low-Cost Concurrent Error Detection Basedon Bose-Lin Codes // Journal of Electronic Testing: Theory and Applications, 1999, Vol. 15,Issue 1-2, p. 145—155. DOI: 10.1023/A:1008344603814.
21. Черепанова М.Р. Исследование влияния значения модуля кода с суммированием на структурную избыточность систем функционального контроля // Изв. Петербургского ун-та путей сообщения, 2016, № 2, с. 279—288.
22. Блюдов А.А., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Построение модифицированного
кода Бергера с минимальным числом необнаруживаемых ошибок информационных разрядов // Электр. моделирование, 2012, 34, № 6, с. 17—29.
23. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Эффективный способ модификации кодов с суммированием единичных информационных разрядов // Изв. вузов. Приборостроение, 2017, 60, № 11, с. 1020—1032. DOI: 10.17586/0021-3454-2017-60-11-1020-1032.
24. Блюдов А.А., Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. О кодах с суммированием единичных разрядов в системах функционального контроля // Автоматика и телемеханика, 2014, № 8, с. 131—145.
25. Berger J.M. A Note on Burst Detection Sum Codes // Information and Control, 1961, Vol. 4,Issue 2-3, p. 297—299. DOI: 10.1016/S0019-9958(61)80024-7.
26. Das D., Touba N.A. Weight-Based Codes and Their Application to Concurrent Error Detectionof Multilevel Circuits // Proc. of the 17th IEEE VLSI Test Symposium. USA, CA, DanaPoint, April 25-29, 1999, p. 370—376.
27. Das D., Touba N.A., Seuring M., Gossel M. Low Cost Concurrent Error Detection Based onModulo Weight-Based Codes // Proc. of IEEE 6th International // Proc. of IEEE 6th InternationalOn-Line Testing Workshop (IOLTW). Spain, Palma de Mallorca, July 3-5, 2000,p. 171—176. DOI: 10.1109/OLT.2000.856633.
28. Saposhnikov V., Saposhnikov Vl. New Code for Fault Detection in Logic Circuits // Proc. of4th International Conference on Unconventional Electromechanical and Electrical Systems.SPÂ, Russia, June 21-24, 1999, p. 693—696.
29. Mehov V., Saposhnikov V., Sapozhnikov Vl., Urganskov D. Concurrent Error DetectionBased on New Code with Modulo Weighted Transitions between Information Bits // Proc. of7th IEEE East-West Design & Test Workshop (EWDTW`2007). Erevan, Armenia, September25-30, 2007, p. 21—26.
30. Мехов В.Б., Сапожников В.В., Сапожников Вл.В. Контроль комбинационных схем на основе модифицированных кодов с суммированием // Автоматика и телемеханика, 2008, №8, с. 153—165.
31. Дмитриев В.В. О двух способах взвешивания и их влиянии на свойства кодов с суммированием взвешенных переходов в системах функционального контроля логических схем // Изв. Петербургского ун-та путей сообщения, 2015, № 3, с. 119—129.
32. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В., Котенко А.Г. Модульные коды с суммированием взвешенных переходов с последовательностью весовых коэффициентов, образующей натуральный ряд чисел // Труды СПИИРАН, 2017,№1, с. 137—164. DOI: 10.15622/SP.50.6.
33. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Модульно-взвешенные коды с суммированием с наименьшим общим числом необнаруживаемых ошибок в информационных векторах // Электрон. моделирование, 2017, 39, № 4, с. 69—88.
34. Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды с суммированием с последовательностью
весовых коэффициентов, образующей натуральный ряд чисел, в системах функционального контроля // Там же, 2017, 39, № 5, с. 37—58.
35. Efanov D., Sapozhnikov V., Sapozhnikov Vl. The Synthesis of Self-Checking CombinationalDevices Based on Properties of Codes With Summation of Weighted Transitions and Selectionof Testable Outputs Groups // Proc. of 15th IEEE East-West Design & Test Symposium(EWDTS`2017). Novi Sad, Serbia, September 29 — October 2, 2017, p. 671—677. DOI:10.1109/EWDTS.2017.8110075.
36. Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Модифицированные коды с суммированием взвешенных переходов в системах функционального контроля комбинационных схем // Труды Ин-та системного программирования РАН, 2017, 29,№5, с. 39—60. DOI: 10.15514/ISPRAS-2017-29(5)-3.
ЕФАНОВ Дмитрий Викторович, д-р техн. наук, доцент, профессор кафедры «Автоматика, телемеханика и связь на железных дорогах» Российского университета транспорта (МИИТ), руководитель направления систем мониторинга и диагностики ООО «ЛокоТех-Сигнал». В 2007 г. окончил Петербургский государственный университет путей сообщения. Область научных исследований — дискретная математика, надежность и техническая диагностика дискретных систем.
САПОЖНИКОВ Валерий Владимирович, д-р техн. наук, профессор, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.
САПОЖНИКОВ Владимир Владимирович, д-р техн. наук, профессор, профессор кафедры «Автоматика и телемеханика на железных дорогах» Петербургского государственного университета путей сообщения Императора Александра I. В 1963 г. окончил Ленинградский ин-т инженеров железнодорожного транспорта. Область научных исследований — надежностный синтез дискретных устройств, синтез безопасных систем, синтез самопроверяемых схем, техническая диагностика дискретных систем.