В.К. Добровольский
Èlektron. model. 2019, 41(6):77-89
https://doi.org/10.15407/emodel.41.06.077
АНОТАЦІЯ
Запропоновано проєкт мікропроцесорної архітектури, заснованої на принципі мінімізації апаратури і орієнтованої на ефективну паралелізацію. Постульовано поняття групи машинних інструкцій, яка формується інтелектуальним компілятором. Головна інструкція групи вказує, скільки інструкцій група містить для паралельного виконання. Розроблено концепцію флакса як агрегата, що складається з потоків інструкцій та даних, підтримуваних апаратно. Флакс призначено для паралелізації на більш високих рівнях. Формати характерних інструкцій розглянуто на прикладах. Розроблено новий метод управління циклами, які мають числовий параметр, і новий метод паралелізації розгалужень. Запропонована архітектура не містить одночасної багатопотоковості, перейменування регістрів, переупорядкування інструкцій, позачергового виконання, випереджувального виконання, суперскалярного виконання, відкладеного розгалуження, прогнозування розгалужень, всього того, що потребує складної апаратури. Все це заміщується поняттям групи інструкцій, концепцією флакса, спеціальними інструкціями і істотною компіляторною підтримкою.
КЛЮЧОВІ СЛОВА:
мікропроцесор, паралелізм, інструкції порівняння, управління ціклами, паралелізація розгалужень.
СПИСОК ЛІТЕРАТУРИ
1. Dumas II, J.D. (2017), Computer Architecture. Fundamentals and Principles of Computer Design, Taylor & Francis Group.
2. Stallings, W. (2013), Computer Organization and Architecture. Designing for Perfor-mance, Ninth edition, Pearson Education.
3. Patterson, D.A. and Hennessy, J.L. (2009), Computer Organization and Design. The Hardware/ Software Interface. Fourth edition, Morgan Kaufmann Publishers.
4. Melnyk, A.O. (2008), Architecture of Computer. Manual, Lutsk regional printing, Ukraine.
5. Sima, D., Fountain, T.J. and Kacsuk, P. (1997), Advanced Computer Architectures: A De-sign Space Approach, Addison-Wesley.
6. Tremblay, M., Chan, J., Conigliaro, S.W. and Tse, S.S. (2000), “The MAJC Architecture: A Synthesis of Parallelism and Scalability”, IEEE MACRO, November-December, pp. 12-25.
7. Dobrovolskyi, V.K. (2018), “Microprocessor with Explicit Parallelism’’, the Proceedings of SIMULATION-2018, September 12-14, 2018, Kyiv, Ukraine, pp. 135-138. ISBN 978-966-02-8587-3
8. Eggers, S.J., Emer, J.S., Levy, H.M., Lo, J.L., Stamm, R.L. and Tullsen, D.M. (1997), “Simultaneous Multithreading: A Platform for Next-Generation Processors” IEEE Micro, pp. 12-19.
9. Lo, J., Eggers, S., Emer, J., Levy, H., Stamm, R. and Tullsen, D. (1997), “Converting Thread-Level Parallelism Into Instruction-Level Parallelism via Simultaneous Multi-threading”, ACM Transactions on Computer Systems, pp. 322-354.
DOBROVOLSKYI Volodymyr (Dobrovolsky in some publications) Ph.D., graduated in 1961 from Lviv Polytechnic Institute, Ukraine, in technology of machine building, received a Ph.D. in mathematical economics from Institute of Economics of National Academy of Sciences of Ukraine. The research interests are the CPU and microprocessor architecture, the mathemati-cal modeling of economy, and energy economics.